U/Dカウンタによる4bitDA変換器とAD変換器
実験項目:
(1)4bitU/Dカウンタの出力電圧を利用したDA変換器の設計・動作確認
(2)DA出力とアナログ入力信号の波形振幅を比較するコンパレータ回路の製作
(3)コンパレータ出力でU/Dカウンタの加算減算を制御し、AD変換
(4)ADコンバータの製作・基板実装・性能評価
3.3 OP-AMPによるヒステリシスコンパレータ回路
図3.2はOP-AMPによるヒステリシスコンパレータ回路である。入力電圧はVACであり、これが基準電圧(VDC)を越えると出力電圧Voutは飽和するが、その際に出力電圧にある一定の時間差(遅れ)が生じる。Vout=L+(+に飽和している状態)のとき、VoutがL+→L-(-の飽和状態へ移行する)となる入力電圧VTLは、
(3.6)
となる。同様にVout=L-(-に飽和している状態)のとき、VoutがL-→L+(+の飽和状態へ移行する)となる入力電圧VTHは、
(3.7)
となる。
アナログ・ディジタル混成回路の製作
2005.2.1.
実験計画書
U/Dカウンタによる4bitDA変換器とAD変換器
実験項目:
(1)4bitU/Dカウンタの出力電圧を利用したDA変換器の設計・動作確認
(2)DA出力とアナログ入力信号の波形振幅を比較するコンパレータ回路の製作
(3)コンパレータ出力でU/Dカウンタの加算減算を制御し、AD変換
(4)ADコンバータの製作・基板実装・性能評価
実験計画:
(略) 1.目的
●U/Dカウンタの出力電圧を利用したDA変換器の設計・製作
●DA出力と入力波形の比較によるADコンパレータの設計・製作・実装・評価
2.実験に使用した試料および機材
表2.1 実験に使用した試料
No. 品名 型番 メーカー 規格等 1 クロックIC 555 Fairchild Semiconductor 2 U/Dカウンタ専用IC 74LS169 3 OP-AMP LF356N National Semiconductor GB積 5MHz 4 Diode 1N4002 Max I=1.0A
Max Vrms=70V
表2.2 実験に使用した測定...